
#ifdef ARCTIC

#include "ctc_error.h"
#include "sys_usw_mchip.h"
#include "sys_usw_ftm.h"
#include "drv_api.h"
#include "sys_at_datapath.h"

enum sys_at_rsv_port_e
{
    /*reserve port*/
    SYS_AT_RSV_PORT_START                 = 486,
    SYS_AT_RSV_PORT_USELESS               = SYS_AT_RSV_PORT_START,
    SYS_AT_RSV_PORT_MOD_ID                = 487,
    SYS_AT_RSV_PORT_BYPASS_IPE_ID         = 488,
    SYS_AT_RSV_PORT_DROP_ID               = 489,
    SYS_AT_RSV_PORT_E2ILOOP_ID            = 490,
    SYS_AT_RSV_PORT_ELOOP1_ID             = 491,
    SYS_AT_RSV_PORT_ELOOP_ID              = 498,
    SYS_AT_RSV_PORT_OAM_CPU_ID            = 499,
    SYS_AT_RSV_PORT_TO_CPU                = 500,
    SYS_AT_RSV_PORT_IP_TUNNEL             = 501,
    SYS_AT_RSV_PORT_OAM_CPU_ID1           = 502,
    SYS_AT_RSV_PORT_ILOOP1_ID             = 503, /*use 8 iloop port*/
    SYS_AT_RSV_PORT_SPINE_LEAF_PORT       = 510, /*The spine-leaf low 8 bits, must be 254, donnot modify*/
    SYS_AT_RSV_PORT_ILOOP_ID              = 511, /*The iloop id low 8 bits must 255, donnt modify*/
    SYS_AT_RSV_PORT_END                   = 511
};
typedef enum sys_at_rsv_port_e sys_at_rsv_port_t;

int32 sys_at_capability_init(uint8 lchip)
{
    /*uint32 entry_num = 0;*/

    /* set chip_capability */
    MCHIP_CAP(SYS_CAP_ACL_COMPRESS_ETHER_TYPE_NUM)         = 64;
    MCHIP_CAP(SYS_CAP_ACL_COPP_THRD)                       = 0x10000;
    MCHIP_CAP(SYS_CAP_ACL_EGRESS_LKUP_NUM)                 = 12;
    MCHIP_CAP(SYS_CAP_ACL_FIELD_RANGE)                     = 12;
    MCHIP_CAP(SYS_CAP_ACL_HASH_AD_INDEX_OFFSET)            = 31;
    MCHIP_CAP(SYS_CAP_ACL_HASH_CID_KEY)                    = 256;
    MCHIP_CAP(SYS_CAP_ACL_HASH_SEL_PROFILE)                = 16;
    MCHIP_CAP(SYS_CAP_ACL_INGRESS_LKUP_NUM)                = 24;
    MCHIP_CAP(SYS_CAP_ACL_LABEL_NUM)                       = 9;
    MCHIP_CAP(SYS_CAP_ACL_MAX_CID_VALUE)                   = 65535;
    MCHIP_CAP(SYS_CAP_ACL_MAX_SESSION)                     = 4;
    MCHIP_CAP(SYS_CAP_ACL_IGS_MAX_LOG_ID)                  = 7;
    MCHIP_CAP(SYS_CAP_ACL_EGS_MAX_LOG_ID)                  = 2;
    MCHIP_CAP(SYS_CAP_ACL_PORT_CLASS_ID_NUM)               = 1024;
    MCHIP_CAP(SYS_CAP_ACL_SERVICE_ID_NUM)                  = 0xFFFF;
    #ifdef EMULATION_ENV
    MCHIP_CAP(SYS_CAP_ACL_UDF_ENTRY_NUM)                   = 32;
    MCHIP_CAP(SYS_CAP_ACL_SUDF_ENTRY_NUM)                  = 32;
    MCHIP_CAP(SYS_CAP_ACL_TCAM_CID_PAIR)                   = 32;
    #else
    MCHIP_CAP(SYS_CAP_ACL_UDF_ENTRY_NUM)                   = 511;
    MCHIP_CAP(SYS_CAP_ACL_SUDF_ENTRY_NUM)                  = 511;
    MCHIP_CAP(SYS_CAP_ACL_TCAM_CID_PAIR)                   = 128;
    #endif
    MCHIP_CAP(SYS_CAP_ACL_UDF_KEY_ID_MIN)                  = 1;
    MCHIP_CAP(SYS_CAP_ACL_UDF_AD_ID_MAX)                   = 511;
    MCHIP_CAP(SYS_CAP_ACL_UDF_AD_ID_MIN)                   = 1;
    MCHIP_CAP(SYS_CAP_ACL_SUDF_AD_ID_MAX)                  = 1023;
    MCHIP_CAP(SYS_CAP_ACL_SUDF_AD_ID_MIN)                  = 513;
    MCHIP_CAP(SYS_CAP_ACL_UDF_OFFSET_MAX)                  = 0x3F;    /*udf offset max value in word*/
    MCHIP_CAP(SYS_CAP_ACL_UDF_OFFSET_BYTE_LEN)             = 2;
    MCHIP_CAP(SYS_CAP_ACL_UDF_OFFSET_NUM)                  = 8;
    MCHIP_CAP(SYS_CAP_ACL_UDF_OFFSET_TYPE_MAX)             = 7;
    MCHIP_CAP(SYS_CAP_ACL_UDF_LABLE_MAX)                    = 511;
    MCHIP_CAP(SYS_CAP_ACL_VLAN_ACTION_SIZE_PER_BUCKET)     = 16;
    MCHIP_CAP(SYS_CAP_ACL_VLAN_CLASS_ID_NUM)               = 1024;
    MCHIP_CAP(SYS_CAP_ACL_PORT_BITMAP_NUM)                 = 511;
    MCHIP_CAP(SYS_CAP_APS_GROUP_NUM)                       = 4096;
    MCHIP_CAP(SYS_CAP_AQM_PORT_THRD_HIGN)                  = 1024;
    MCHIP_CAP(SYS_CAP_AQM_PORT_THRD_LOW)                   = 256;
    MCHIP_CAP(SYS_CAP_BFD_INTERVAL_CAM_NUM)                = 32;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_RX0)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_RX1)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_RX2)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_RX3)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_TX0)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DMA_TX1)                      = SYS_AT_CHAN_DMA_START;
    MCHIP_CAP(SYS_CAP_CHANID_DROP)                         = SYS_AT_CHAN_DROP;
    MCHIP_CAP(SYS_CAP_CHANID_CPU_MAC0)                     = SYS_AT_CHAN_CPUMAC_START;
    MCHIP_CAP(SYS_CAP_CHANID_CPU_MAC1)                     = SYS_AT_CHAN_CPUMAC_START + 1;
    MCHIP_CAP(SYS_CAP_CHANID_CPU_MAC2)                     = SYS_AT_CHAN_CPUMAC_START + 2;
    MCHIP_CAP(SYS_CAP_CHANID_CPU_MAC3)                     = SYS_AT_CHAN_CPUMAC_START + 3;
    MCHIP_CAP(SYS_CAP_CHANID_ELOG)                         = SYS_AT_CHAN_LOG_START;
    MCHIP_CAP(SYS_CAP_CHANID_ELOOP)                        = SYS_AT_CHAN_LOOP_START;
    MCHIP_CAP(SYS_CAP_CHANID_LOOP_NUM)                     = 16;
    MCHIP_CAP(SYS_CAP_CHANID_GMAC_MAX)                     = 63;
    MCHIP_CAP(SYS_CAP_CHANID_MAC_DECRYPT)                  = 74;
    MCHIP_CAP(SYS_CAP_CHANID_ILOOP)                        = SYS_AT_CHAN_LOOP_START;
    MCHIP_CAP(SYS_CAP_CHANID_MAC_ENCRYPT)                  = 73;
    MCHIP_CAP(SYS_CAP_CHANID_MAX)                          = 511;
    MCHIP_CAP(SYS_CAP_CHANID_OAM)                          = SYS_AT_CHAN_OAM_START;
    MCHIP_CAP(SYS_CAP_CHANID_OAM1)                          = SYS_AT_CHAN_OAM_END;
    MCHIP_CAP(SYS_CAP_CHANID_QCN)                          = 83;
    MCHIP_CAP(SYS_CAP_CHANID_RSV)                          = SYS_AT_CHAN_DROP;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_DECRYPT0)                = 68;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_DECRYPT1)                = 69;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_DECRYPT2)                = 70;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_DECRYPT3)                = 71;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_ENCRYPT0)                = 64;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_ENCRYPT1)                = 65;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_ENCRYPT2)                = 66;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_ENCRYPT3)                = 67;
    MCHIP_CAP(SYS_CAP_CHANID_WLAN_REASSEMBLE)              = 72;
    MCHIP_CAP(SYS_CAP_CHANID_HMAC)                         = 114;
    MCHIP_CAP(SYS_CAP_CHANID_EUNIT0)                       = SYS_AT_CHAN_EUNIT_START;
    MCHIP_CAP(SYS_CAP_CHANID_EUNIT1)                       = SYS_AT_CHAN_EUNIT_START + 1;
    MCHIP_CAP(SYS_CAP_CHANNEL_NUM)                         = 512;
    MCHIP_CAP(SYS_CAP_CPU_OAM_EXCP_NUM)                    = 37;
    MCHIP_CAP(SYS_CAP_CPU_REASON_OAM_DEFECT_MESSAGE_BASE)  = 128;
    MCHIP_CAP(SYS_CAP_CPU_REASON_EGS_MAX_EXCP_GID)         = 0x1F;
    MCHIP_CAP(SYS_CAP_DLB_MEMBER_NUM)                      = 16;
    MCHIP_CAP(SYS_CAP_DOT1AE_AN_NUM)                       = 4;
	MCHIP_CAP(SYS_CAP_DOT1AE_MAX_AN_INUSE_NUM)             = 2;
    MCHIP_CAP(SYS_CAP_DOT1AE_DIVISION_WIDE)                = 8;
    MCHIP_CAP(SYS_CAP_DOT1AE_RX_CHAN_NUM)                  = 128;
    MCHIP_CAP(SYS_CAP_DOT1AE_SEC_CHAN_NUM)                 = 256;
    MCHIP_CAP(SYS_CAP_DOT1AE_SHIFT_WIDE)                   = 5;
    MCHIP_CAP(SYS_CAP_DOT1AE_TX_CHAN_NUM)                  = 128;
    MCHIP_CAP(SYS_CAP_DOT1AE_CLEAR_TAG_TYPE_MAX)           = 2;
	MCHIP_CAP(SYS_CAP_DOT1AE_SPI_MAX)                      =0xFF;
    MCHIP_CAP(SYS_CAP_DOT1AE_MAX_AN_BITMAP)                = 0xC;
    MCHIP_CAP(SYS_CAP_DOT1AE_SA_PER_CHAN)                  = 2;
    MCHIP_CAP(SYS_CAP_DOT1AE_STATS_PER_CHAN)               = 1;
    MCHIP_CAP(SYS_CAP_DOT1AE_ENTR_NUM)                     = 1024;
    MCHIP_CAP(SYS_CAP_EFD_FLOW_DETECT_MAX)                 = 1024;
    MCHIP_CAP(SYS_CAP_EFD_FLOW_STATS)                      = 2048;
    MCHIP_CAP(SYS_CAP_EPEDISCARDTYPE_DS_ACL_DIS)           = 0x13;
    MCHIP_CAP(SYS_CAP_EPEDISCARDTYPE_DS_PLC_DIS)           = 0x15;
    MCHIP_CAP(SYS_CAP_FID_NUM)                             = 0x7FFF;
    MCHIP_CAP(SYS_CAP_FLOW_HASH_LEVEL_NUM)                 = 4;
    MCHIP_CAP(SYS_CAP_GCHIP_CHIP_ID)                       = 0x7E;
    MCHIP_CAP(SYS_CAP_GLB_DEST_PORT_NUM_PER_CHIP)          = 128;
    MCHIP_CAP(SYS_CAP_INTR_NUM)                            = 32;
    MCHIP_CAP(SYS_CAP_IP_HASH_LEVEL_NUM)                   = 3;
    MCHIP_CAP(SYS_CAP_IPFIX_MAX_HASH_SEL_ID)               = 15;
    MCHIP_CAP(SYS_CAP_IPFIX_MAX_SAMPLE_PROFILE)            = 4;
    MCHIP_CAP(SYS_CAP_IPFIX_MIN_AGING_INTERVAL)            = 100;
    MCHIP_CAP(SYS_CAP_IPFIX_MIN_BULK_OP_INTERVAL)            = 1;
    MCHIP_CAP(SYS_CAP_IPFIX_SAMPPLING_PKT_INTERVAL)        = 4;
    MCHIP_CAP(SYS_CAP_IPFIX_FLOW_CNT_THRD)                 = 0xFFFFF;
    MCHIP_CAP(SYS_CAP_NPM_IPFIX_CFG_PRF_ID)                = 1;
    MCHIP_CAP(SYS_CAP_NPM_IPFIX_HASH_FIELD_ID)             = 15;
    MCHIP_CAP(SYS_CAP_ISOLATION_GROUP_NUM)                 = 32;
    MCHIP_CAP(SYS_CAP_ISOLATION_ID_MAX)                    = 31;
    MCHIP_CAP(SYS_CAP_ISOLATION_ID_NUM)                    = 32;
    MCHIP_CAP(SYS_CAP_ISOLATION_PER_GROUP_ENTRY_NUM)       = 16;
    MCHIP_CAP(SYS_CAP_L2_BLACK_HOLE_ENTRY)                 = 128;
    MCHIP_CAP(SYS_CAP_L2_FDB_CAM_NUM)                      = 32;
    MCHIP_CAP(SYS_CAP_L2PDU_BASED_BPDU_ENTRY)              = 1;
    MCHIP_CAP(SYS_CAP_L2PDU_BASED_L2HDR_PTL_ENTRY)         = 16;
    MCHIP_CAP(SYS_CAP_L2PDU_BASED_L3TYPE_ENTRY)            = 15;
    MCHIP_CAP(SYS_CAP_L2PDU_BASED_MACDA_ENTRY)             = 8;
    MCHIP_CAP(SYS_CAP_L2PDU_BASED_MACDA_LOW24_ENTRY)       = 10;
    MCHIP_CAP(SYS_CAP_L2PDU_PER_PORT_ACTION_INDEX)         = 31;
    MCHIP_CAP(SYS_CAP_L2PDU_PORT_ACTION_INDEX)             = 31;
    MCHIP_CAP(SYS_CAP_L3IF_ECMP_GROUP_NUM)                 = 2048;
    MCHIP_CAP(SYS_CAP_L3IF_INNER_ROUTE_MAC_NUM)            = 512;
    MCHIP_CAP(SYS_CAP_L3IF_ROUTER_MAC_ENTRY_NUM)           = 64;
    MCHIP_CAP(SYS_CAP_L3IF_ROUTER_MAC_NUM)                 = 512;
    MCHIP_CAP(SYS_CAP_L3IF_ROUTER_MAC_NUM_PER_ENTRY)       = 8;
    MCHIP_CAP(SYS_CAP_L3IF_RSV_L3IF_ID)                    = 8191;
    MCHIP_CAP(SYS_CAP_L3IF_VLAN_PTR_BASE)                  = 0x1000;
    MCHIP_CAP(SYS_CAP_L3PDU_ACTION_INDEX)                  = 31;
    MCHIP_CAP(SYS_CAP_L3PDU_BASED_IPDA)                    = 4;
    MCHIP_CAP(SYS_CAP_L3PDU_BASED_L3HDR_PROTO)             = 8;
    MCHIP_CAP(SYS_CAP_L3PDU_BASED_PORT)                    = 8;
    MCHIP_CAP(SYS_CAP_L3PDU_L3IF_ACTION_INDEX)             = 31;
    MCHIP_CAP(SYS_CAP_L4_USER_UDP_TYPE_VXLAN)              = 8;
    MCHIP_CAP(SYS_CAP_SECURITY_PORT_RSV_NUM)               = 512;
    MCHIP_CAP(SYS_CAP_LEARN_LIMIT_MAX)                     = 0x1FFFFF;
    MCHIP_CAP(SYS_CAP_LEARN_LIMIT_PROFILE_NUM)             = 256;
    MCHIP_CAP(SYS_CAP_LEARNING_CACHE_MAX_INDEX)            = 32;
    MCHIP_CAP(SYS_CAP_LINKAGG_ALL_MEM_NUM)                 = 2048;
    MCHIP_CAP(SYS_CAP_LINKAGG_RR_MAX_MEM_NUM)              = 255;
    MCHIP_CAP(SYS_CAP_LINKAGG_CHAN_ALL_MEM_NUM)            = 512;
    MCHIP_CAP(SYS_CAP_LINKAGG_CHAN_GRP_MAX)                = 128;
    MCHIP_CAP(SYS_CAP_LINKAGG_CHAN_PER_GRP_MEM)            = 4;
    MCHIP_CAP(SYS_CAP_LINKAGG_DYNAMIC_INTERVAL)            = 5;
    MCHIP_CAP(SYS_CAP_LINKAGG_FRAGMENT_SIZE)               = 1;
    MCHIP_CAP(SYS_CAP_LINKAGG_GROUP_NUM)                   = 512;
    MCHIP_CAP(SYS_CAP_LINKAGG_MEM_NUM)                     = 255;
    MCHIP_CAP(SYS_CAP_LINKAGG_MODE56_DLB_MEM_MAX)          = 512;
    MCHIP_CAP(SYS_CAP_LINKAGG_MODE56_DLB_TID_MAX)          = 7;
    MCHIP_CAP(SYS_CAP_LINKAGG_RR_TID_MAX)                  = 511;
    MCHIP_CAP(SYS_CAP_LINKAGG_DLB_FLOW_NUM)                = 8192;
    MCHIP_CAP(SYS_CAP_LINKAGG_SPM_FLOW_NUM_GRAN)           = 8192;
    MCHIP_CAP(SYS_CAP_LB_HASH_EXT_SELECT_NUM)              = 4;
    MCHIP_CAP(SYS_CAP_LB_HASH_PROFILE_ID_MAX)              = 63;
    MCHIP_CAP(SYS_CAP_LB_HASH_MAX_SEL_NUM)                 = 8;
    MCHIP_CAP(SYS_CAP_LOCAL_SLICE_NUM)                     = 1;
    MCHIP_CAP(SYS_CAP_MAC_HASH_LEVEL_NUM)                  = 5;
    MCHIP_CAP(SYS_CAP_MIRROR_ACL_ID)                       = 8;
    MCHIP_CAP(SYS_CAP_MIRROR_ACL_LOG_ID)                   = 4;
    MCHIP_CAP(SYS_CAP_MIRROR_CPU_RX_SPAN_INDEX)            = 0x013D;
    MCHIP_CAP(SYS_CAP_MIRROR_CPU_TX_SPAN_INDEX)            = 0x013E;
    MCHIP_CAP(SYS_CAP_MIRROR_EGRESS_ACL_LOG_INDEX_BASE)    = 0xE8;
    MCHIP_CAP(SYS_CAP_MIRROR_EGRESS_ACL_LOG_PRIORITY)      = 3;
    MCHIP_CAP(SYS_CAP_MIRROR_EGRESS_IPFIX_LOG_INDEX)       = 0xF5;
    MCHIP_CAP(SYS_CAP_MIRROR_EGRESS_L2_SPAN_INDEX_BASE)    = 0xE0;
    MCHIP_CAP(SYS_CAP_MIRROR_EGRESS_L3_SPAN_INDEX_BASE)    = 0xE4;
    MCHIP_CAP(SYS_CAP_MIRROR_INGRESS_ACL_LOG_INDEX_BASE)   = 0x0108;
    MCHIP_CAP(SYS_CAP_MIRROR_INGRESS_ACL_LOG_PRIORITY)     = 8;
    MCHIP_CAP(SYS_CAP_MIRROR_INGRESS_IPFIX_LOG_INDEX)      = 0x129;
    MCHIP_CAP(SYS_CAP_MIRROR_INGRESS_L2_SPAN_INDEX_BASE)   = 0x100;
    MCHIP_CAP(SYS_CAP_MIRROR_INGRESS_L3_SPAN_INDEX_BASE)   = 0x104;
    MCHIP_CAP(SYS_CAP_MIRROR_MEMBER_NUM)                   = 8;
    MCHIP_CAP(SYS_CAP_MONITOR_BUFFER_RSV_PROF)             = 7;
    MCHIP_CAP(SYS_CAP_MONITOR_DIVISION_WIDE)               = 7;
    MCHIP_CAP(SYS_CAP_MONITOR_LATENCY_MAX_LEVEL)           = 7;
    MCHIP_CAP(SYS_CAP_MONITOR_MAX_CHAN_PER_SLICE)          = 512;
    MCHIP_CAP(SYS_CAP_MONITOR_MAX_CHANNEL)                 = 512;
    MCHIP_CAP(SYS_CAP_MONITOR_SHIFT_WIDE)                  = 5;
    MCHIP_CAP(SYS_CAP_MONITOR_SYNC_CNT)                    = 64;
    MCHIP_CAP(SYS_CAP_MONITOR_BUFFER_MAX_THRD)             = 262143;
    MCHIP_CAP(SYS_CAP_MONITOR_ON_DROP_SPAN_INDEX)          = 0x013C;
    MCHIP_CAP(SYS_CAP_MPLS_INNER_ROUTE_MAC_NUM)            = 64;
    MCHIP_CAP(SYS_CAP_MPLS_MAX_LABEL)                      = 0xFFFFF;
    MCHIP_CAP(SYS_CAP_MPLS_MAX_LABEL_SPACE)                = 0xFF;
    MCHIP_CAP(SYS_CAP_MPLS_MAX_OAM_CHK_TYPE)               = 0x5;
    MCHIP_CAP(SYS_CAP_MPLS_MAX_TPID_INDEX)                 = 3;
    MCHIP_CAP(SYS_CAP_NETWORK_CHANNEL_NUM)                 = 416;
    MCHIP_CAP(SYS_CAP_NEXTHOP_MAX_CHIP_NUM)                = 31;
    MCHIP_CAP(SYS_CAP_NEXTHOP_PORT_NUM_PER_CHIP)           = 512;
    MCHIP_CAP(SYS_CAP_NH_CW_NUM)                           = 16;
    MCHIP_CAP(SYS_CAP_NH_DROP_DESTMAP)                     = 0xFFFE;
    MCHIP_CAP(SYS_CAP_NH_DSMET_BITMAP_MAX_PORT_ID)         = 0x1FF;
    MCHIP_CAP(SYS_CAP_NH_ECMP_GROUP_ID_NUM)                = 4095;
    MCHIP_CAP(SYS_CAP_NH_ECMP_MEMBER_NUM)                  = 65536;
    MCHIP_CAP(SYS_CAP_NH_ECMP_RR_GROUP_NUM)                = 16;
    MCHIP_CAP(SYS_CAP_NH_ILOOP_MAX_REMOVE_WORDS)           = 3;
    MCHIP_CAP(SYS_CAP_NH_IP_TUNNEL_INVALID_IPSA_NUM)       = 0xFF;
    MCHIP_CAP(SYS_CAP_NH_IP_TUNNEL_IPV4_IPSA_NUM)          = 16;
    MCHIP_CAP(SYS_CAP_NH_IP_TUNNEL_IPV6_IPSA_NUM)          = 16;
    MCHIP_CAP(SYS_CAP_NH_L2EDIT_VLAN_PROFILE_NUM)          = 64;
    MCHIP_CAP(SYS_CAP_NH_MAX_ECPN)                         = 128;
    MCHIP_CAP(SYS_CAP_NH_DESTMAP_PROFILE_NUM)              = 4096;
    MCHIP_CAP(SYS_CAP_NH_VXLAN_PROFLLE_NUM)                = 8;
    MCHIP_CAP(SYS_CAP_NH_MC_PBMP_NUM)                      = 512;
    MCHIP_CAP(SYS_CAP_NPM_SESSION_NUM)                     = 32;
    MCHIP_CAP(SYS_CAP_NPM_MAX_TS_OFFSET)                   = 80;
    MCHIP_CAP(SYS_CAP_OAM_BFD_IPV6_MAX_IPSA_NUM)           = 128;
    MCHIP_CAP(SYS_CAP_OAM_DEFECT_NUM)                      = 20;
    MCHIP_CAP(SYS_CAP_OAM_MEP_ID)                          = 8191;
    MCHIP_CAP(SYS_CAP_OAM_MEP_NUM_PER_CHAN)                = 4;
    MCHIP_CAP(SYS_CAP_OVERLAY_TUNNEL_IP_INDEX)             = 4;
    MCHIP_CAP(SYS_CAP_PARSER_L2_PROTOCOL_USER_ENTRY)       = 4;
    MCHIP_CAP(SYS_CAP_PARSER_L3_PROTOCOL_USER_ENTRY)       = 4;
    MCHIP_CAP(SYS_CAP_PARSER_L3FLEX_BYTE_SEL)              = 8;
    MCHIP_CAP(SYS_CAP_PARSER_L4_APP_DATA_CTL_ENTRY)        = 4;
    MCHIP_CAP(SYS_CAP_PARSER_UPF_OFFSET)                   = 64;
    MCHIP_CAP(SYS_CAP_PER_SLICE_PORT_NUM)                  = 512;
    MCHIP_CAP(SYS_CAP_PER_SLICE_CHANNEL_NUM)               = 512;
    MCHIP_CAP(SYS_CAP_PER_DP_CHANNEL_NUM)                  = 26;
    MCHIP_CAP(SYS_CAP_PER_DP_PHY_CHANNEL_NUM)              = 24;
    MCHIP_CAP(SYS_CAP_PHY_PORT_NUM_PER_SLICE)              = 512;
    MCHIP_CAP(SYS_CAP_PER_DP_PORT_NUM)                     = 512;
    MCHIP_CAP(SYS_CAP_PER_DP_PHY_PORT_NUM)                 = 24;
    MCHIP_CAP(SYS_CAP_PKT_CPU_QDEST_BY_DMA)                = 120;
    MCHIP_CAP(SYS_CAP_PKT_STRIP_PKT_LEN)                   = 128;
    MCHIP_CAP(SYS_CAP_PKT_TRUNCATED_LEN)                   = 1920;
    MCHIP_CAP(SYS_CAP_PORT_NUM)                            = 512;
    MCHIP_CAP(SYS_CAP_PORT_NUM_GLOBAL)                     = 512;
    MCHIP_CAP(SYS_CAP_PORT_NUM_PER_CHIP)                   = 512;
    MCHIP_CAP(SYS_CAP_PORT_TCAM_TYPE_NUM)                  = 8;
    MCHIP_CAP(SYS_CAP_PORT_BITMAP_NUM)                     = 512;
    MCHIP_CAP(SYS_CAP_PORT_MISC_PORT_MASK)                 = 0xFFFFFF80;
    MCHIP_CAP(SYS_CAP_PORT_MIN_FRAMESIZE_MIN_VALUE)        = 18;
    MCHIP_CAP(SYS_CAP_PORT_MIN_FRAMESIZE_MAX_VALUE)        = 127;
    MCHIP_CAP(SYS_CAP_PORT_MAX_FRAMESIZE_MIN_VALUE)        = 64;
    MCHIP_CAP(SYS_CAP_PORT_MAX_FRAMESIZE_MAX_VALUE)        = 16000;
    MCHIP_CAP(SYS_CAP_PTP_CAPTURED_RX_SEQ_ID)              = 16;
    MCHIP_CAP(SYS_CAP_PTP_CAPTURED_RX_SOURCE)              = 9;
    MCHIP_CAP(SYS_CAP_PTP_CAPTURED_TX_SEQ_ID)              = 4;
    MCHIP_CAP(SYS_CAP_PTP_FRC_VALUE_SECOND)                = 0xFFFFFFFF;
    MCHIP_CAP(SYS_CAP_PTP_MAX_PTP_ID)                      = 7;
    MCHIP_CAP(SYS_CAP_PTP_NS_OR_NNS_VALUE)                 = 1000000000;
    MCHIP_CAP(SYS_CAP_PTP_RC_QUANTA)                       = 1;
    MCHIP_CAP(SYS_CAP_PTP_SECONDS_OF_EACH_WEEK)            = 604800;
    MCHIP_CAP(SYS_CAP_PTP_SYNC_CODE_BIT)                   = 97;
    MCHIP_CAP(SYS_CAP_PTP_SYNC_PULSE_FREQUENCY_HZ)         = 250000;
    MCHIP_CAP(SYS_CAP_PTP_TAI_TO_GPS_SECONDS)              = 315964819;
    MCHIP_CAP(SYS_CAP_PTP_TOD_1PPS_DELAY)                  = 0x80000000;
    MCHIP_CAP(SYS_CAP_PTP_TOD_ADJUSTING_THRESHOLD)         = 250;
    MCHIP_CAP(SYS_CAP_PTP_TOD_ADJUSTING_TOGGLE_STEP)       = 250000000;
    MCHIP_CAP(SYS_CAP_PTP_TOD_PULSE_HIGH_LEVEL)            = 0x3FFFF;
    MCHIP_CAP(SYS_CAP_PVLAN_COMMUNITY_ID_NUM)              = 15;
    MCHIP_CAP(SYS_CAP_QOS_BASE_QUEUE_GRP_NUM)              = 52;
    MCHIP_CAP(SYS_CAP_QOS_BASE_QUEUE_NUM)                  = 1024;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_COS_DOMAIN_MAX)            = 7;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_DSCP_DOMAIN_MAX)           = 15;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_EXP_DOMAIN_MAX)            = 15;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_PRIORITY_MAX)              = 15;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_TABLE_MAP_ID_MAX)          = 15;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_OBM_DSCP_DOMAIN_MAX)       = 4;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_OBM_COS_DOMAIN_MAX)        = 4;
    MCHIP_CAP(SYS_CAP_QOS_CLASS_OBM_PRIORITY_MAX)          = 4;
    MCHIP_CAP(SYS_CAP_QOS_CONGEST_LEVEL_NUM)               = 4;
    MCHIP_CAP(SYS_CAP_QOS_EXT_GRP_BASE_NUM)                = 128;
    MCHIP_CAP(SYS_CAP_QOS_EXT_QUEUE_GRP_NUM)               = 1216;
    MCHIP_CAP(SYS_CAP_QOS_GROUP_NUM)                       = 44;
    MCHIP_CAP(SYS_CAP_QOS_GROUP_SHAPE_PROFILE)             = 64;
    MCHIP_CAP(SYS_CAP_QOS_GRP_SHP_CBUCKET_NUM)             = 4;
    MCHIP_CAP(SYS_CAP_QOS_MAX_SHAPE_BURST)                 = 4194300;
    MCHIP_CAP(SYS_CAP_QOS_MIN_SHAPE_BURST)                 = 16000;
    MCHIP_CAP(SYS_CAP_QOS_MISC_QUEUE_NUM)                  = 4;
    MCHIP_CAP(SYS_CAP_QOS_NORMAL_QUEUE_NUM)                = 12;
    MCHIP_CAP(SYS_CAP_QOS_OAM_QUEUE_NUM)                   = 16;
    MCHIP_CAP(SYS_CAP_QOS_PHB_OFFSET_NUM)                  = 8;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_ACTION_PROFILE_NUM)      = 128;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_CBS)                     = 5120;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_COPP_PROFILE_NUM)        = 96;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_MFP_PROFILE_NUM)         = 64;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_SVC_PROFILE_NUM)         = 1024;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_POLICER_NUM)             = 12540;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_SVC_POLICER_NUM)         = 16384;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_PPS_PACKET_BYTES)        = 125;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_PROF_TBL_NUM)            = 4;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_PROFILE_NUM)             = 800;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_RATE_KBPS)               = 800000000;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_RATE_PPS)                = 1190476190;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_SUPPORTED_FREQ_NUM)      = 20;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_TOKEN_RATE_BIT_WIDTH)    = 256;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_TOKEN_THRD_SHIFTS_WIDTH) = 4;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_MAX_COS_LEVEL)           = 8;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_GROUP_NUM)               = 256;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_SVC_TOKEN_RATE)          = 0x7FFFFF;
    MCHIP_CAP(SYS_CAP_QOS_POLICER_SVC_TOKEN_THRD)          = 0x7FFFFF;
    MCHIP_CAP(SYS_CAP_QOS_PORT_AQM_FREQ)                   = 25000;
    MCHIP_CAP(SYS_CAP_QOS_PORT_POLICER_NUM)                = 512;
    MCHIP_CAP(SYS_CAP_QOS_PORT_POLICER_NUM_4Q)             = 480;
    MCHIP_CAP(SYS_CAP_QOS_PORT_POLICER_NUM_8Q)             = 240;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_EXCP)                 = 624;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_EXT)                  = 752;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_MISC)                 = 624;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_NETWORK_MISC)         = 624;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_NORMAL)               = 0;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_CTL)                  = 11264;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BASE_16Q)                  = 8192;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_GRP_BASE_16Q)              = 1024;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_BUCKET)                    = 16;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_GRP_NUM_FOR_CPU_REASON)    = 16;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_INVALID_GROUP)             = 0x1FF;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_METER_PROFILE)             = 64;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_NUM)                       = 752;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_NUM_PER_CHAN)              = 12;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_NUM_PER_EXT_GRP)           = 8;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_NUM_PER_GRP)               = 12;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_NUM_PER_GRP_16Q)           = 16;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_OFFSET_EXT)                = 8;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_OFFSET_NETWORK)            = 12;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_PIR_BUCKET)                = 4;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_SHAPE_PROFILE)             = 328;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_SHAPE_PIR_PROFILE)         = 264;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_WEIGHT_BASE)               = 1024;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_MAX_DROP_THRD)             = 258048; /*max: 252k, reserve:4k */
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_MAX_DROP_PROB)             = 100;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_DROP_WTD_PROFILE_NUM)      = 0x3F;
    MCHIP_CAP(SYS_CAP_QOS_QUEUE_DROP_WRED_PROFILE_NUM)     = 31;
    MCHIP_CAP(SYS_CAP_QOS_DROP_TOTAL_POOL_SIZE)            = 262144;
    MCHIP_CAP(SYS_CAP_QOS_DROP_OBM_TOTAL_POOL_SIZE)        = 940;
    MCHIP_CAP(SYS_CAP_QOS_DROP_MRM_TOTAL_POOL_SIZE)        = 32768;
    MCHIP_CAP(SYS_CAP_QOS_REASON_C2C_MAX_QUEUE_NUM)        = 16;
    MCHIP_CAP(SYS_CAP_QOS_SCHED_MAX_QUE_WEITGHT)           = 0x1FFF;
    MCHIP_CAP(SYS_CAP_QOS_SCHED_WEIGHT_BASE)               = 1024;
    MCHIP_CAP(SYS_CAP_QOS_SCHED_MAX_QUE_CLASS)             = 1;
    MCHIP_CAP(SYS_CAP_QOS_SCHED_MAX_EXT_QUE_CLASS)         = 7;
    MCHIP_CAP(SYS_CAP_QOS_SHP_BUCKET_CIR_PASS0)            = 4;
    MCHIP_CAP(SYS_CAP_QOS_SHP_BUCKET_CIR_PASS1)            = 16;
    MCHIP_CAP(SYS_CAP_QOS_SHP_BUCKET_PIR)                  = 8;
    MCHIP_CAP(SYS_CAP_QOS_SHP_BUCKET_PIR_PASS0)            = 7;
    MCHIP_CAP(SYS_CAP_QOS_SHP_BUCKET_PIR_PASS1)            = 15;
    MCHIP_CAP(SYS_CAP_QOS_SHP_FULL_TOKENS)                 = 0xFFFFFF;
    MCHIP_CAP(SYS_CAP_QOS_SHP_PPS_PACKET_BYTES)            = 2000;
    MCHIP_CAP(SYS_CAP_QOS_SHP_PPS_SHIFT)                   = 5;
    MCHIP_CAP(SYS_CAP_QOS_SHP_RATE)                        = 800000000;
    MCHIP_CAP(SYS_CAP_QOS_SHP_RATE_PPS)                    = 1190476190;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_RATE)                  = 0xFFFFF;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_RATE_BIT_WIDTH)        = 256;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_RATE_FRAC)             = 0xFF;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_THRD)                  = 0xFFF;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_THRD_SHIFT)            = 0x11;
    MCHIP_CAP(SYS_CAP_QOS_SHP_TOKEN_THRD_SHIFTS_WIDTH)     = 5;
    MCHIP_CAP(SYS_CAP_QOS_SHP_UPDATE_UNIT)                 = 4;
    MCHIP_CAP(SYS_CAP_QOS_SHP_WEIGHT_BASE)                 = 256;
    MCHIP_CAP(SYS_CAP_QOS_SUB_GRP_NUM_PER_GRP)             = 2;
    MCHIP_CAP(SYS_CAP_QOS_VLAN_POLICER_NUM)                = 4096;
    MCHIP_CAP(SYS_CAP_QOS_CTL_QUEUE_NUM)                   = 4;
    MCHIP_CAP(SYS_CAP_QOS_LX_GRP_NODE_NUM)                 = 4;
    MCHIP_CAP(SYS_CAP_QOS_QUE_GRP_NODE_NUM)                = 8;
    MCHIP_CAP(SYS_CAP_QOS_L0_GRP_NUM)                      = 64;
    MCHIP_CAP(SYS_CAP_QOS_L1_GRP_NUM)                      = 128;
    MCHIP_CAP(SYS_CAP_QOS_L2_GRP_NUM)                      = 256;
    MCHIP_CAP(SYS_CAP_QOS_L3_GRP_NUM)                      = 384;
    MCHIP_CAP(SYS_CAP_QOS_QUE_GRP_NUM)                     = 60;/*AT_TODO*/
    MCHIP_CAP(SYS_CAP_QOS_LVL_GRP_NUM)                     = 0x40004C0;
    MCHIP_CAP(SYS_CAP_RANDOM_LOG_RATE)                     = 0x8000;
    MCHIP_CAP(SYS_CAP_RANDOM_LOG_THRESHOD)                 = 0x400000;
    MCHIP_CAP(SYS_CAP_RANDOM_LOG_EGS_SHIFT)                = 7;
    MCHIP_CAP(SYS_CAP_RANDOM_LOG_SHIFT)                    = 7;
    MCHIP_CAP(SYS_CAP_REASON_GRP_QUEUE_NUM)                = 8;
    MCHIP_CAP(SYS_CAP_RPF_IF_NUM)                          = 16;
    MCHIP_CAP(SYS_CAP_RPF_PROFILE_NUM)                     = 512;
    MCHIP_CAP(SYS_CAP_SCL_ACL_CONTROL_PROFILE)             = 16;
    MCHIP_CAP(SYS_CAP_SCL_AD_FIELD_POS_IS_HALF)            = 31;
    MCHIP_CAP(SYS_CAP_SCL_BY_PASS_VLAN_PTR)                = 4096;
    MCHIP_CAP(SYS_CAP_SCL_DS_AD_FIELD_PO_AD_INDEX)         = 30;
    MCHIP_CAP(SYS_CAP_SCL_HASH_SEL_ID)                     = 4;
    MCHIP_CAP(SYS_CAP_SCL_LABEL_FOR_SRV6)                  = 64;
    MCHIP_CAP(SYS_CAP_SCL_LABEL_FOR_IPSG)                  = 63;
    MCHIP_CAP(SYS_CAP_SCL_LABEL_FOR_VLAN_CLASS)            = 62;
    MCHIP_CAP(SYS_CAP_SCL_LABEL_NUM)                       = 64;
    MCHIP_CAP(SYS_CAP_SCL_IGS_TCAM_NUM)                    = 4;
    MCHIP_CAP(SYS_CAP_SCL_TCAM_NUM)                        = 6;
    MCHIP_CAP(SYS_CAP_SCL_VLAN_ACTION_RESERVE_NUM)         = 64;
    MCHIP_CAP(SYS_CAP_SCL_SERVICE_ID_NUM)                  = 1024;
    MCHIP_CAP(SYS_CAP_SCL_HASH_NUM)                        = 2;
    MCHIP_CAP(SYS_CAP_SCL_DEFAULT_ENTRY_BASE)              = 512;
    MCHIP_CAP(SYS_CAP_SCL_ACTION_SIZE)                     = 8; /*dsuserid and dstunnelid use 6 word*/
    MCHIP_CAP(SYS_CAP_SCL_TUNNEL_LPORT_MAX)                = 0xffff;
    MCHIP_CAP(SYS_CAP_SCL_HASH_SEL_ID_NUM)                 = 16;
    MCHIP_CAP(SYS_CAP_STATS_RAM_NUM)                       = 58;
    MCHIP_CAP(SYS_CAP_STATS_GLOBAL_RAM_NUM)                = 16;
    MCHIP_CAP(SYS_CAP_STATS_PRIVATE_IPE_RAM_NUM)           = 24;
    MCHIP_CAP(SYS_CAP_STATS_PRIVATE_EPE_RAM_NUM)           = 12;
    MCHIP_CAP(SYS_CAP_STATS_ACL0_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL1_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL2_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL3_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL4_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL5_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL6_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL7_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL8_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL9_SIZE)                     = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL10_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL11_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL12_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL13_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL14_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL15_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL16_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL17_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL18_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL19_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL20_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL21_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL22_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_ACL23_SIZE)                    = 512;
    MCHIP_CAP(SYS_CAP_STATS_CGMAC_RAM_MAX)                 = 4;
    MCHIP_CAP(SYS_CAP_STATS_DEQUEUE_SIZE)                  = 2048;
    MCHIP_CAP(SYS_CAP_STATS_ECMP_RESERVE_SIZE)             = 7168;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL0_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL1_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL2_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL3_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL4_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL5_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL6_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL7_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL8_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL9_SIZE)                 = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL10_SIZE)                = 256;
    MCHIP_CAP(SYS_CAP_STATS_EGS_ACL11_SIZE)                = 256;
    MCHIP_CAP(SYS_CAP_STATS_ENQUEUE_SIZE)                  = 2048;
    MCHIP_CAP(SYS_CAP_STATS_IPE_FWD_SIZE)                  = 8192;
    MCHIP_CAP(SYS_CAP_STATS_IPE_IF_SIZE)                   = 8192;
    MCHIP_CAP(SYS_CAP_STATS_POLICER_SIZE)                  = 4096;
    MCHIP_CAP(SYS_CAP_STATS_RAM_GLOBAL_SIZE)               = 4096;
    MCHIP_CAP(SYS_CAP_STATS_RAM_PRIVATE_SIZE)              = 512;
    MCHIP_CAP(SYS_CAP_STATS_XQMAC_PORT_NUM)                = 80;
    MCHIP_CAP(SYS_CAP_STATS_XQMAC_RAM_NUM)                 = 4;
    MCHIP_CAP(SYS_CAP_STATS_DMA_BLOCK_SIZE)                = 4096;
    MCHIP_CAP(SYS_CAP_STATS_DMA_BLOCK_NUM)                 = 0;/* [AT] will reset by dma */
    MCHIP_CAP(SYS_CAP_STATS_DMA_PP_BLOCK_NUM)              = 0;/* [AT] will reset by dma */
    MCHIP_CAP(SYS_CAP_STATS_DMA_QUEUE_BLOCK_ID)            = 52;
    MCHIP_CAP(SYS_CAP_STATS_DMA_QUEUE_MC_BLOCK_ID)         = 53;
    MCHIP_CAP(SYS_CAP_STATS_DMA_IO_TIMER)                  = 15;
    MCHIP_CAP(SYS_CAP_STATS_WB_STATS_ID_NUM)               = 102400;
    MCHIP_CAP(SYS_CAP_STATS_HW_LOCAL_STATSPTR_BIT_NUM)     = 13;
    MCHIP_CAP(SYS_CAP_STATS_TOTAL_SIZE)                    = 1181696;
    MCHIP_CAP(SYS_CAP_STK_GLB_DEST_PORT_NUM)               = 8192;
    MCHIP_CAP(SYS_CAP_STK_MAX_GCHIP)                       = 128;
    MCHIP_CAP(SYS_CAP_STK_MAX_LPORT)                       = 512;
    MCHIP_CAP(SYS_CAP_STK_PORT_FWD_PROFILE_NUM)            = 8;
    MCHIP_CAP(SYS_CAP_STK_SGMAC_GROUP_NUM)                 = 128;
    MCHIP_CAP(SYS_CAP_STK_TRUNK_DLB_MAX_MEMBERS)           = 16;
    MCHIP_CAP(SYS_CAP_STK_TRUNK_STATIC_MAX_MEMBERS)        = 63;
    MCHIP_CAP(SYS_CAP_STK_TRUNK_MAX_ID)                    = 127;
    MCHIP_CAP(SYS_CAP_STK_TRUNK_MAX_NUM)                   = 128;
    MCHIP_CAP(SYS_CAP_STK_TRUNK_MEMBERS)                   = 512;
    MCHIP_CAP(SYS_CAP_STMCTL_DEFAULT_THRD)                 = 0x10000;
    MCHIP_CAP(SYS_CAP_STMCTL_DIV_PULSE)                    = 0x1311d0;
    MCHIP_CAP(SYS_CAP_STMCTL_MAC_COUNT)                    = 128;
    MCHIP_CAP(SYS_CAP_STMCTL_MAX_KBPS)                     = 800000000;
    MCHIP_CAP(SYS_CAP_STMCTL_MAX_PPS)                      = 1190476190;
    MCHIP_CAP(SYS_CAP_STMCTL_UPD_FREQ)                     = 32000;
    MCHIP_CAP(SYS_CAP_STP_STATE_ENTRY_NUM)                 = 1024;
    MCHIP_CAP(SYS_CAP_SYNC_ETHER_CLOCK)                    = 2;
    MCHIP_CAP(SYS_CAP_SYNC_ETHER_DIVIDER)                  = 0xFFFFFFFF;
    MCHIP_CAP(SYS_CAP_VLAN_STATUS_NUM)                     = 512;       /**< [TM] VLAN_BITMAP_NUM -> VLAN_STATUS_NUM, 4096 -> 256*/
    MCHIP_CAP(SYS_CAP_VLAN_PROFILE_ID)                     = 511;
    MCHIP_CAP(SYS_CAP_VLAN_RANGE_EN_BIT_POS)               = 15;
    MCHIP_CAP(SYS_CAP_VLAN_RANGE_ENTRY_NUM)                = 64;
    MCHIP_CAP(SYS_CAP_VLAN_RANGE_TYPE_BIT_POS)             = 14;
    MCHIP_CAP(SYS_CAP_VLAN_STATUS_ENTRY_BITS)              = 128;
    MCHIP_CAP(SYS_CAP_VLAN_RANGE_BLOCK_NUM)                = 2;
    MCHIP_CAP(SYS_VLAN_RESERVE_NUM)                        = 0;
    MCHIP_CAP(SYS_CAP_MAX_VLAN_PTR)                        = 0x3FFF;
    MCHIP_CAP(SYS_CAP_WLAN_PER_SSI_NUM)                    = 16384;
    MCHIP_CAP(SYS_CAP_WLAN_PER_TUNNEL_NUM)                 = 2048;
    MCHIP_CAP(SYS_CAP_NH_MAX_LOGIC_DEST_PORT)              = 0x7FFF;
    MCHIP_CAP(SYS_CAP_NH_MAX_LOGIC_DEST_PORT_EXT)          = 0x3FFF;
    MCHIP_CAP(SYS_CAP_NH_LOGIC_DEST_PORT_EXT_BASE)         = 0x8000;
    MCHIP_CAP(SYS_CAP_MAX_LOGIC_PORT)                      = 0xFFFF;

    MCHIP_CAP(SYS_CAP_SERVICE_ID_NUM)                      = 1024;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_DS_PLC_DIS)           = 0x2d;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_DS_ACL_DIS)           = 0x2e;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_OAM_DISABLE)          = 0x2f;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_OAM_NOT_FOUND)        = 0x30;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_CFLAX_SRC_ISOLATE_DIS)= 0x31;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_OAM_ETH_VLAN_CHK)     = 0x32;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_OAM_BFD_TTL_CHK)      = 0x33;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_OAM_FILTER_DIS)       = 0x34;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_TRILL_CHK)            = 0x35;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_TUNNEL_ECN_DIS)       = 0x37;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_EFM_DIS)              = 0x38;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_MPLS_ENTROPY_LABEL_CHK) = 0x3a;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_MPLS_TP_MCC_SCC_DIS)  = 0x3b;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_MPLS_MC_PKT_ERROR)    = 0x3c;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_L2_EXCPTION_DIS)      = 0x3d;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_SD_CHECK_DIS)         = 0x3f;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_INT_CHK)              = 0x36;
    MCHIP_CAP(SYS_CAP_IPEDISCARD_USERID_CHK)           = 0x39;

    /*Spec*/
    MCHIP_CAP(SYS_CAP_SPEC_MAX_LCHIP_NUM)                  = 30;
    MCHIP_CAP(SYS_CAP_SPEC_MAX_CHIP_NUM)                   = 128;
    MCHIP_CAP(SYS_CAP_SPEC_MAX_PHY_PORT_NUM)               = 512;
    MCHIP_CAP(SYS_CAP_SPEC_MAX_PORT_NUM)                   = 512;
    MCHIP_CAP(SYS_CAP_SPEC_MAX_CLASS_ID_NUM)            = 512;
    MCHIP_CAP(SYS_CAP_SPEC_ARP_ID_NUM)                     = 4096;
    MCHIP_CAP(SYS_CAP_SPEC_LINKAGG_DLB_MEMBER_NUM)         = 16;
    MCHIP_CAP(SYS_CAP_SPEC_VLAN_NUM)                       = 4096;
    MCHIP_CAP(SYS_CAP_SPEC_NPM_SESSION_NUM)                = 16;
    MCHIP_CAP(SYS_CAP_SPEC_ROUTE_MAC_ENTRY_NUM)            = 512;
    MCHIP_CAP(SYS_CAP_SPEC_L3IF_NUM)                       = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_MAX_VRFID)                      = 8190;

    MCHIP_CAP(SYS_CAP_SPEC_QUEUE_STATS_NUM) = 5152;
    MCHIP_CAP(SYS_CAP_SPEC_POLICER_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_POLICER_SIZE)-1;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE1_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE2_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE3_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE4_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE5_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE6_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE7_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE8_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE9_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE10_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE11_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE12_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE13_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE14_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE15_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_SHARE16_STATS_NUM) = 8191;
    MCHIP_CAP(SYS_CAP_SPEC_ACL0_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL0_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL1_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL1_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL2_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL2_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL3_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL3_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL4_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL4_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL5_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL5_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL6_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL6_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL7_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL7_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL8_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL8_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL9_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL9_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL10_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL10_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL11_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL11_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL12_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL12_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL13_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL13_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL14_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL14_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL15_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL15_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL16_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL16_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL17_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL17_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL18_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL18_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL19_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL19_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL20_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL20_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL21_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL21_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL22_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL22_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL23_IGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_ACL23_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL0_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL0_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL1_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL1_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL2_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL2_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL3_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL3_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL4_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL4_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL5_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL5_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL6_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL6_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL7_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL7_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL8_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL8_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL9_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL9_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL10_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL10_SIZE);
    MCHIP_CAP(SYS_CAP_SPEC_ACL11_EGS_STATS_NUM) = MCHIP_CAP(SYS_CAP_STATS_EGS_ACL11_SIZE);
    MCHIP_CAP(SYS_CAP_DMPS_SERDES_NUM_PER_SLICE)           = 324; /*AT_TODO*/
    MCHIP_CAP(SYS_CAP_DMPS_HSS28G_NUM_PER_SLICE)           = 2;
    MCHIP_CAP(SYS_CAP_DMPS_HSS15G_NUM_PER_SLICE)           = 3;
    MCHIP_CAP(SYS_CAP_DMPS_HSS_NUM)                        = 6;
    MCHIP_CAP(SYS_CAP_DMPS_CALENDAR_CYCLE)                 = 128;

    MCHIP_CAP(SYS_CAP_MAC_NUM_PER_DP)                      = 160;
    MCHIP_CAP(SYS_CAP_MAC_NUM_PER_CORE)                    = 160;
    MCHIP_CAP(SYS_CAP_CPUMAC_NUM_PER_CORE)                 = 2;
    MCHIP_CAP(SYS_CAP_CPUMAC_NUM_PER_DP)                   = 2;/*actual meaning is SYS_CAP_CPUMAC_NUM_PER_CORE, only be used in sys_tsingma_peri.c*/
    MCHIP_CAP(SYS_CAP_CPUMAC_ID_MIN)                       = 320;
    MCHIP_CAP(SYS_CAP_CPUMAC_ID_MAX)                       = 323;
    MCHIP_CAP(SYS_CAP_MAC_NUM_PER_QM)                      = 8;
    MCHIP_CAP(SYS_CAP_DP_MAX_NUM)                          = 2;/*AT_TODO*/ /*need read from ASIC*/
    MCHIP_CAP(SYS_CAP_CORE_MAX_NUM)                        = 2;
    MCHIP_CAP(SYS_CAP_DMA_MAX_CHAN_ID) = 29; /* channel id : 0 - 29 */
    MCHIP_CAP(SYS_CAP_DMA_TCAM_SCAN_ERROR_INTR) = 30; /* DMA tcam scan error bit in DMA interrupt vector, refer to DmaCtlIntrFunc0.dmaScanErrorValid0 */
    MCHIP_CAP(SYS_CAP_INTR_MAX_COUNT) = 48;
    MCHIP_CAP(SYS_CAP_MDIO_CTL_NUM) = 8;
    MCHIP_CAP(SYS_CAP_MDIO_CTL_NUM_PER_CORE) = 4;
    MCHIP_CAP(SYS_CAP_MDIO_BUS_NUM_PER_CORE) = 8;
    MCHIP_CAP(SYS_CAP_GPIO_NUM) = 16;
    MCHIP_CAP(SYS_CAP_GPIO_NUM_PER_CORE) = 8;
    MCHIP_CAP(SYS_CAP_SGPIO_NUM) = 0;
    MCHIP_CAP(SYS_CAP_I2C_CTL_NUM) = 4;
    MCHIP_CAP(SYS_CAP_I2C_CTL_NUM_PER_CORE) = 2;
    MCHIP_CAP(SYS_CAP_I2C_REF_CLOCK) = 950;
    MCHIP_CAP(SYS_CAP_IPFIX_LONG_KEY_NUM)         = 8*1024;
    MCHIP_CAP(SYS_CAP_IPFIX_AD_NUM)         = 32*1024;

    MCHIP_CAP(SYS_CAP_MAX_MAC_NUM_PER_TXQM) = 16;
    MCHIP_CAP(SYS_CAP_TXQM_NUM_PER_DP) = 2;
    MCHIP_CAP(SYS_CAP_MAX_MAC_NUM_PER_DP) = 32;

    MCHIP_CAP(SYS_CAP_INTERNAL_PORT_START) = 384;
    MCHIP_CAP(SYS_CAP_INTERNAL_PORT_END) = SYS_AT_RSV_PORT_START - 1;
    /*Rsv port*/
    MCHIP_CAP(SYS_CAP_RSV_PORT_START) = SYS_AT_RSV_PORT_START;
    MCHIP_CAP(SYS_CAP_RSV_PORT_WLAN_ENCAP)  = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_WLAN_E2ILOOP)    = SYS_AT_RSV_PORT_USELESS  ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_DECRYPT0_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_DECRYPT1_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_DECRYPT2_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_DECRYPT3_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_ENCRYPT0_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_ENCRYPT1_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_ENCRYPT2_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_ENCRYPT3_ID)   = SYS_AT_RSV_PORT_USELESS ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_CAWAP_REASSEMBLE_ID) = SYS_AT_RSV_PORT_USELESS   ;
    MCHIP_CAP(SYS_CAP_RSV_PORT_MAC_ENCRYPT_ID)  = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_MAC_DECRYPT_ID)  = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_MIRROR) = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_EUNIT0_ID) = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_EUNIT1_ID) = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_MOD_ID) = SYS_AT_RSV_PORT_MOD_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_BYPASS_IPE_ID) = SYS_AT_RSV_PORT_BYPASS_IPE_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_E2ILOOP_ID) = SYS_AT_RSV_PORT_E2ILOOP_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_DROP_ID) = SYS_AT_RSV_PORT_DROP_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_OAM_CPU_ID) = SYS_AT_RSV_PORT_OAM_CPU_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_OAM_CPU1_ID) = SYS_AT_RSV_PORT_OAM_CPU_ID1;
    MCHIP_CAP(SYS_CAP_RSV_PORT_ELOOP_ID) = SYS_AT_RSV_PORT_ELOOP_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_ELOOP1_ID) = SYS_AT_RSV_PORT_ELOOP1_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_IP_TUNNEL) = SYS_AT_RSV_PORT_IP_TUNNEL;
    MCHIP_CAP(SYS_CAP_RSV_PORT_TO_CPU) = SYS_AT_RSV_PORT_TO_CPU;
    MCHIP_CAP(SYS_CAP_RSV_PORT_HMAC) = SYS_AT_RSV_PORT_USELESS;
    MCHIP_CAP(SYS_CAP_RSV_PORT_SPINE_LEAF_PORT) = SYS_AT_RSV_PORT_SPINE_LEAF_PORT;
    MCHIP_CAP(SYS_CAP_RSV_PORT_ILOOP_ID) = SYS_AT_RSV_PORT_ILOOP_ID;
    MCHIP_CAP(SYS_CAP_RSV_PORT_ILOOP1_ID) = SYS_AT_RSV_PORT_ILOOP1_ID;
    MCHIP_CAP(SYS_CAP_MC_BITMAP_MAX_PORT)         = 96;
    MCHIP_CAP(SYS_CAP_DMA_MAX_TBL_SIZE)         = 0xfffff;
    MCHIP_CAP(SYS_CAP_PTP_MAX_DOMAIN_ID) =1;
	MCHIP_CAP(SYS_CAP_PTP_MIN_OFFSET_RELOAD) = 4000000;
	MCHIP_CAP(SYS_CAP_PTP_MAX_SESSION_ID) = 47;
	MCHIP_CAP(SYS_CAP_PTP_MAX_INTERVAL) = 10;
	MCHIP_CAP(SYS_CAP_PTP_MIN_INTERVAL) = -7;
	MCHIP_CAP(SYS_CAP_PTP_DOMAIN_0_RTC) = 0;
	MCHIP_CAP(SYS_CAP_PTP_DOMAIN_1_RTC) = 2;
	MCHIP_CAP(SYS_CAP_PTP_FREE_RTC_ID) = 1;
	MCHIP_CAP(SYS_CAP_PTP_DOMAIN_0) =0;
	MCHIP_CAP(SYS_CAP_PTP_DOMAIN_1) =1;
	MCHIP_CAP(SYS_CAP_PTP_PER_CORE_INDEX_START) =93;
    MCHIP_CAP(SYS_CAP_CPU_REASON_DEST_ID_BASE_EUNIT) = 256;
    MCHIP_CAP(SYS_CAP_CPU_REASON_GRP_BASE_EUNIT) = 16;
    MCHIP_CAP(SYS_CAP_CPU_REASON_SUB_Q_NUM_EUNIT) = 4;
    MCHIP_CAP(SYS_CAP_CPU_REASON_GRP_Q_NUM_EUNIT) = 8;
    MCHIP_CAP(SYS_CAP_PACKET_HEADER_LEN)        = 64;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_IRM0) = 32;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_IRM1) = 32;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_ERM_STATS) = 48; /*useless*/
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_ERM_EVENT) = 32;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_LATENCY_STATS) = 33;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_LATENCY_EVENT) = 34;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_EFD) = 36;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_DLB) = 35;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_OAM) = 48; /*useless*/
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_SPNOAM_LOCAL) = 48; /*useless*/
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_SPNOAM_MASTER) = 48; /*useless*/
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_LEARNING) = 39;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_AGING) = 40;
    MCHIP_CAP(SYS_CAP_DMA_REPORT_TYPE_FDB_DUMP) = 41;
    MCHIP_CAP(SYS_CAP_CHIP_TEMP_SENSOR_NUM) = 12;
    MCHIP_CAP(SYS_CAP_CHIP_VOL_SENSOR_NUM) = 12;

    if (drv_vchip_get_core_num(lchip) > 1)
    {
        MCHIP_CAP(SYS_CAP_EUNIT_NUM)         = 8;
    }
    else
    {
        MCHIP_CAP(SYS_CAP_EUNIT_NUM)         = 4;
    }
    MCHIP_CAP(SYS_CAP_CPU_REASON_GRP_NUM_EUNIT) = MCHIP_CAP(SYS_CAP_EUNIT_NUM) / 2;


    return CTC_E_NONE;
}


#endif

